# Lam Research представляет самовыравнивающуюся архитектуру CFET, позволяющую увеличить масштабируемость кремния за пределы 10 ангстрем

Source: TechNewsList (https://technewslist.com)
Canonical URL: https://technewslist.com/ru/article/lam-research-self-aligned-cfet-sub-10-angstrom-scaling-2026-10-02-night-ru
Section: Hardware (https://technewslist.com/ru/hardware)
Author: TechNewsList
Language: ru
Published: 2026-10-02T17:35:42.756+00:00
Updated: 2026-10-02T17:35:42.946224+00:00

> Лидер в области полупроводникового оборудования компания Lam Research опубликовала результаты проверки цифровых двойников самовыравнивающейся дополнительной архитектуры полевых транзисторов, которая сокращает битовые ячейки SRAM более чем на пятьдесят процентов для узлов размером менее 10 ангстрем.

## TL;DR
- 1 октября 2026 года компания Lam Research представила конструкцию самовыравнивающегося комплементарного полевого транзистора (SA-CFET).
- Архитектура расширяет возможности масштабирования полупроводниковой логики за пределы критической границы в 10 ангстрем (менее одного нанометра).
- Моделирование цифрового двойника продемонстрировало ячейку SRAM 6T площадью 0,0094 квадратных микрометра, что на 52,7 процента меньше, чем у узлов N3.
- Конструкция вертикально укладывает NMOS поверх нанолистов PMOS с использованием селективных по материалу упоров травления для устранения ошибок наложения.

## Key points
- SA-CFET устраняет физические недостатки при размещении кромок, создавая самовыравнивающиеся контактные отверстия в середине линии.
- Архитектура поддерживает как минимум 10-нанометровый запас наложения между критическими слоями межсоединения транзисторов.
- Платформа Semiverse Solutions компании Lam Research моделировала микроскопическое травление, осаждение и температурный баланс.
- Стекирование 3D-транзисторов позволяет коммерческим предприятиям поддерживать масштабирование плотности по закону Мура без невозможных оптических ограничений EUV.
- Коммерческое внедрение запланировано на передовые дорожные карты литейного производства, нацеленные на передовое производство в 2028 году.

## Что произошло

1 октября 2026 года производитель оборудования для производства полупроводников Lam Research представил комплексное моделирование процесса цифрового двойника для революционной архитектуры самовыравнивающихся дополнительных полевых транзисторов. Исследование, опубликованное подразделением компьютерного моделирования Semiverse Solutions компании, демонстрирует жизнеспособный путь производства для расширения физического масштабирования КМОП за пределы порога в десять ангстрем, что соответствует поколениям транзисторов размером менее одного нанометра.

Самовыравнивающаяся архитектура CFET реструктурирует базовые логические транзисторы путем укладки каналов металл-оксид-полупроводник n-типа и p-типа непосредственно друг на друга в единую трехмерную монолитную башню. Вместо того, чтобы размещать комплементарные транзисторы рядом по горизонтальной плоскости пластины, комплементарная пара складывается в вертикальный столбец.

Используя физическое моделирование на атомном уровне, подтвержденное экспериментальной телеметрией, компания Lam Research продемонстрировала, что поток SA-CFET создает шеститранзисторную статическую битовую ячейку памяти произвольного доступа размером всего 0,0094 квадратных микрометра. Это представляет собой уменьшение площади на 52,7 процента по сравнению с коммерческими трехнанометровыми узлами при сохранении критических запасов выравнивания наложения на всех этапах производства.

## Почему это важно

На протяжении десятилетий индустрия микроэлектроники поддерживала экспоненциальное улучшение плотности за счет печати меньших геометрических элементов на плоских кремниевых пластинах. Однако по мере того, как длина затвора транзистора приближается к атомным масштабам, традиционные архитектуры нанолистов с полным затвором сталкиваются с серьезными физическими барьерами. Квантовое туннелирование, паразитные утечки исток-сток и сопротивление межсоединений создают резкие потери мощности, которые угрожают остановить традиционное масштабирование плотности.

Кроме того, традиционная горизонтальная компоновка транзисторов требует огромной площади кристалла просто для разделения устройств NMOS и PMOS с помощью диэлектрических изолирующих канавок. При геометрии менее двух нанометров поля литографического наложения, необходимые для выравнивания горизонтальных контактов, превышают оптические допуски систем литографии в крайнем ультрафиолете.

![Усовершенствованная тонкопленочная полупроводниковая пластина с гетеропереходом, используемая в микроскопических исследованиях каналов транзисторов](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1790961449811-krfp46-lam-research-self-aligned-cfet-sub-10-angstrom-scaling-2026-10-02-night-inside-1-3803392870.webp)

Самовыравнивающаяся архитектура Lam Research устраняет необходимость в невозможной точности наложения. Используя селективное химическое травление для автоматического определения вертикальных срединных контактов, этот процесс позволяет литейным заводам продолжать сокращать стандартные логические ячейки, не страдая от катастрофического падения производительности, вызванного литографическим смещением.

## Технические детали

Производственная последовательность, разработанная Lam Research, использует осаждение атомных слоев и селективное сухое травление с высоким соотношением сторон для создания монолитных сложенных друг на друга нанолистов. В процессе чередования эпитаксиальных слоев кремния и кремния-германия на монокристаллической пластине с последующим вырезанием отдельных верхних и нижних областей каналов за одну литографическую экспозицию.

Главный инженерный прорыв заключается в самовыравнивающемся контактном модуле. В стандартных горизонтальных конструкциях смещение контакта на один нанометр может привести к короткому замыканию электрода затвора. В архитектуре Лама используются расходуемые разделительные материалы и упоры для химического травления, которые направляют осаждение диэлектрика, создавая запас выравнивания не менее десяти нанометров во всех средних контактных слоях.

![Узорчатая пластина микроэлектронной интегральной схемы, демонстрирующая поля фотолитографического воздействия на полупроводниковых кристаллах](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1790961490904-ebx6c5-lam-research-self-aligned-cfet-sub-10-angstrom-scaling-2026-10-02-night-inside-2-5e63317f8f.webp)

Для проверки термической и механической целостности платформа Semiverse Solutions смоделировала распределение напряжений и рассеивание тепла во время циклов высокотемпературного отжига. Моделирование подтвердило, что вертикальная металлическая разводка и задние сети подачи электроэнергии эффективно рассеивают тепловой поток, предотвращая разрушительную концентрацию горячих точек на нижних уровнях транзисторов.

## Влияние на рынок и отрасль

Проверка жизнеспособности производства CFET с энергией менее десяти ангстрем имеет большое значение для ведущих мировых производителей полупроводников, включая TSMC, Intel Foundry и Samsung Electronics. Каждый из этих производителей наметил планы развития CFET, коммерческое внедрение которых запланировано на конец десятилетия, но осуществимость производства остается открытым вопросом.

Демонстрация Lam Research предоставляет коммерческим производителям микросхем действенную дорожную карту оборудования. Вместо того, чтобы требовать многомиллиардных инвестиций в непроверенные инструменты оптической литографии, литейные заводы могут достичь плотности ячеек менее ангстрема, развернув передовые инструменты селективного осаждения и сухого травления с атомной точностью в существующих чистых помещениях.

Более того, резкое сокращение площади битовых ячеек SRAM устраняет одно из наиболее важных узких мест в конструкции современных ускорителей искусственного интеллекта. Встроенная кэш-память занимает все большую долю общего пространства кристалла в современных графических процессорах; сокращение ячеек SRAM более чем на пятьдесят процентов позволяет архитекторам размещать в передовых процессорах вдвое больше сверхбыстрой кэш-памяти.

## За чем следить дальше

В следующем году представители микроэлектронной промышленности будут изучать данные экспериментальных испытаний чипов на пилотных производственных линиях. В то время как моделирование цифровых двойников точно отражает физику атомного масштаба, доказательство того, что физические серии пластин достигают приемлемой плотности дефектов, будет иметь важное значение, прежде чем можно будет начать крупносерийное коммерческое производство.

Внимание отрасли также будет сосредоточено на предстоящих презентациях на Международной конференции по электронным устройствам, которая состоится в конце 2026 года. Ожидается, что инженеры-технологи ведущих литейных предприятий обсудят интеграционные компромиссы между монолитной архитектурой CFET и последовательными подходами к соединению пластин.

Наконец, аналитики цепочки поставок будут отслеживать прогнозы капитальных затрат в секторе производственного оборудования. По мере того, как литейные заводы готовят пилотные линии для узла с длиной менее десяти ангстрем, ожидается, что заказы на закупку специализированных инструментов для атомно-слоевого осаждения и селективного травления значительно расширятся, что ускорит рост доходов поставщиков передового оборудования.

## Источники

* [Технический блог Lam Research](https://www.lamresearch.com/blog/extending-cmos-scaling-sub-10-angstrom-self-aligned-cfet/) — документ по полупроводниковому оборудованию, определяющий последовательность модулей SA-CFET, моделирование виртуальных процессов и допуски наложения.
* [Semiconductor Engineering](https://semiengineering.com/lam-research-demonstrates-self-aligned-cfet-scaling-beyond-10-angstroms/) — глубокое техническое погружение, посвященное изучению паразитов, контактного сопротивления и укладки затворов из 3D-нанолистов на передовых фабриках.
* [EE Times](https://www.eetimes.com/lam-research-models-sub-1nm-cfet-breakthrough-for-next-gen-nodes/) — отраслевой отчет о графиках внедрения в коммерческое литейное производство, улучшении стандартной плотности ячеек и ограничениях литографии.

Mentions: Лам Исследования, Решения для полувселенной, IEEE, ТСМК

## Sources
- [Технический блог Lam Research](https://www.lamresearch.com/blog/extending-cmos-scaling-sub-10-angstrom-self-aligned-cfet/)
- [Полупроводниковая техника](https://semiengineering.com/lam-research-demonstrates-self-aligned-cfet-scaling-beyond-10-angstroms/)
- [ЭЭ Таймс](https://www.eetimes.com/lam-research-models-sub-1nm-cfet-breakthrough-for-next-gen-nodes/)