# TSMC inicia la producción piloto en el nodo A16 de 1,6 nm con entrega trasera Super Power Rail

Source: TechNewsList (https://technewslist.com)
Canonical URL: https://technewslist.com/es/article/tsmc-starts-a16-pilot-production-backside-power-delivery-2026-09-21-night-es
Section: Hardware (https://technewslist.com/es/hardware)
Author: TechNewsList
Language: es
Published: 2026-09-21T17:35:41.598+00:00
Updated: 2026-09-21T17:35:41.762517+00:00

> Taiwan Semiconductor Manufacturing Co. comienza la producción piloto de riesgo en su nodo de proceso A16 de 1,6 nanómetros, presentando su arquitectura de entrega de energía trasera Super Power Rail para aumentar el rendimiento informático y la densidad de silicio para aceleradores de IA de alto rendimiento.

## TL;DR
- TSMC ha comenzado oficialmente la producción piloto de su nodo A16 de 1,6 nanómetros en Fab 18 en Tainan, Taiwán.
- A16 presenta Super Power Rail (SPR), una red de suministro de energía trasera que desacopla los cables de suministro de energía de las pistas de señales lógicas.
- El proceso ofrece un aumento de la velocidad del reloj del 8 al 10 por ciento con voltaje idéntico o una reducción de energía del 15 al 20 por ciento en frecuencias coincidentes en comparación con N2P.
- Se ha priorizado la capacidad de producción temprana para los aceleradores de IA de centros de datos de próxima generación y las cintas de silicio móviles emblemáticas programadas para finales de 2027.

## Key points
- El director ejecutivo de TSMC, C.C. Wei confirmó el inicio del procesamiento piloto de obleas A16 de 1,6 nm durante una conferencia de inversores en Hsinchu el 21 de septiembre de 2026.
- Super Power Rail dirige las redes de distribución de energía al reverso de la oblea de silicio utilizando vías de contacto posteriores.
- La eliminación de los rieles de alimentación frontales libera capas críticas de enrutamiento de metalización, lo que aumenta la densidad de las celdas lógicas hasta 1,10 veces.
- A16 resuelve eficazmente problemas graves de caída de IR, estabilizando el suministro de voltaje a enormes grupos de cómputo de núcleo tensor de IA.
- La fabricación comercial masiva sigue en marcha para la segunda mitad de 2027, con Apple y Nvidia como principales clientes principales.
- El nodo emplea mejoras en la litografía EUV de alto NA para lograr una uniformidad de dimensiones críticas subnanométricas en obleas de 300 mm.

## Qué pasó

El 21 de septiembre de 2026, Taiwan Semiconductor Manufacturing Co. (TSMC) anunció el inicio oficial de la producción piloto de riesgo en su nodo de proceso de 1,6 nanómetros, designado como A16. Hablando en una sesión informativa ejecutiva sobre tecnología en Hsinchu, el presidente y director ejecutivo de TSMC, C.C. Wei confirmó que los primeros lotes de obleas de ingeniería han entrado en la línea de producción de Fab 18 en Tainan. El hito posiciona firmemente a TSMC en la "era Angstrom" sub-2 nm de la fabricación de semiconductores, presentando lo que los ingenieros consideran la revisión estructural más profunda de la topología de chips de silicio en más de dos décadas: la entrega de energía trasera Super Power Rail (SPR).

Durante generaciones, los circuitos integrados han seguido una arquitectura de enrutamiento plano tradicional en la que tanto las líneas de energía eléctrica como las interconexiones de señales se fabrican en la parte frontal del sustrato de silicio, directamente encima de la capa del transistor activo. A medida que las geometrías de los transistores se redujeron por debajo de los 3 nanómetros, esta ubicación conjunta provocó una congestión extrema de los cables, una resistencia elevada y una degradación severa del voltaje conocida como caída de IR. Con A16, TSMC bifurca físicamente estas redes, moviendo toda la red de distribución de energía a la parte posterior de la oblea.

Según las especificaciones técnicas publicadas por TSMC, el nodo A16 logra una mejora de la frecuencia de reloj del 8 al 10 por ciento con voltajes operativos idénticos en comparación con su próximo proceso N2P, o alternativamente, una reducción de energía del 15 al 20 por ciento con frecuencias de reloj idénticas. Además, la eliminación de las voluminosas líneas eléctricas de la pila de metalización frontal produce una mejora de la densidad de las celdas lógicas de 1,10 veces, lo que permite a los diseñadores de chips empaquetar significativamente más lógica informática en espacios equivalentes.

![Paquete de circuito integrado destapado que deja al descubierto intrincados enlaces de cables internos y estructuras de interconexión de silicio de múltiples capas.](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1790010626568-slp09j-tsmc-starts-a16-pilot-production-backside-power-delivery-2026-09-21-night-inside-1-366f9886fb.webp)
*Paquete de circuito integrado destapado que revela uniones de cables de matrices microscópicas y arquitecturas de interconexión multicapa.*

## Por qué importa

La comercialización de la entrega de energía trasera representa un avance esencial para las industrias de la computación de alto rendimiento (HPC) y la inteligencia artificial. Los aceleradores de entrenamiento de IA modernos, que consumen más de 1.000 vatios por paquete, han alcanzado cada vez más límites térmicos y eléctricos. Cuando las intensas cargas de trabajo de multiplicación de matrices activan millones de núcleos tensoriales simultáneamente, las pérdidas resistivas en las redes eléctricas frontales convencionales provocan caídas de voltaje localizadas, lo que obliga a los fabricantes de chips a reducir las frecuencias operativas para evitar errores aritméticos.

Al enrutar la energía directamente a los terminales de fuente y drenaje de los transistores GAA (nanosheet gate-all-around) a través de la parte posterior de la oblea, Super Power Rail de TSMC reduce la resistencia de la red eléctrica en más de un 30 por ciento. Esta estabilidad de voltaje permite a los procesadores de IA mantener relojes de impulso sostenidos máximos bajo cargas de trabajo empresariales incesantes sin requerir un sobreaprovisionamiento de voltaje peligroso.

Además, el cambio de arquitectura le da a TSMC un formidable escudo competitivo contra los gigantes de fundición rivales Intel y Samsung. Intel ha defendido la entrega de energía trasera con su tecnología PowerVia en Intel 20A y 18A, pero el Super Power Rail A16 de TSMC implementa contactos traseros que se conectan directamente a las regiones de fuente/drenaje del transistor sin capas intermedias, ofreciendo características de resistencia superiores y mayor libertad de enrutamiento.

## Detalles técnicos

La secuencia de fabricación del nodo A16 de TSMC exige una precisión mecánica extraordinaria y una tecnología avanzada de unión de obleas. El proceso comienza con la formación de transistores nanosheet de puerta estándar en una oblea de silicio de 300 mm, seguido de la deposición de capas de metalización de cobre frontales dedicadas estrictamente al enrutamiento de señales y árboles de reloj de alta velocidad.

![Circuitos de microchip de silicio que ilustran el enrutamiento de transistores ultradensos y las capas de metalización fundamentales para el escalado avanzado de nodos.](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1790010629286-orxo3f-tsmc-starts-a16-pilot-production-backside-power-delivery-2026-09-21-night-inside-2-6a653e0a5e.webp)
*Circuitos de microchip de silicio que ilustran el enrutamiento de transistores ultradensos y las capas de metalización fundamentales para el escalado avanzado de nodos.*

Una vez que se completa el procesamiento frontal, la oblea se invierte y se une a una oblea portadora de sacrificio mediante unión por fusión molecular. La planarización químico-mecánica (CMP) y los procesos especializados de grabado en húmedo adelgazan la oblea de silicio activa hasta unos pocos cientos de nanómetros desde el reverso. Las vías de silicio (TSV) con relaciones de aspecto superiores a 10:1 se graban a través del sustrato adelgazado, en contacto directo con los terminales del transistor.

En el reverso pulido, TSMC fabrica rieles eléctricos de cobre gruesos y de baja resistencia. Debido a que las líneas eléctricas traseras no compiten por el espacio con las intrincadas interconexiones de señales, los ingenieros pueden ensanchar sustancialmente las vías metálicas, eliminando virtualmente el calentamiento resistivo. Una vez que finalizan la metalización de la parte posterior y la formación de microprotuberancias, se separa la oblea portadora y la oblea completa se somete a pruebas eléctricas automatizadas y preparación de empaque.

## Impacto en el mercado / la industria

El inicio de la producción piloto del A16 ha galvanizado a los gigantes de los semiconductores sin fábrica, que ya están maniobrando para asegurar la asignación para las colas de fabricación de finales de 2027 y principios de 2028. Se espera que Apple, cliente principal desde hace mucho tiempo, grabe su silicio insignia de las series M y A en derivados A16, con el objetivo de capturar ganancias de eficiencia térmica sin precedentes para el procesamiento neuronal en el dispositivo.

En el ámbito de los centros de datos, los diseñadores de aceleradores comerciales, incluidos Nvidia, AMD y Broadcom, están apuntando al A16 para plataformas de inteligencia artificial a escala de múltiples retículas de próxima generación. Las dramáticas ganancias de densidad permitidas por el enrutamiento de energía posterior permiten a los arquitectos de chips expandir los tamaños de caché SRAM integrados y el ancho de banda del controlador de memoria, abordando directamente los cuellos de botella del ancho de banda de la memoria que limitan la inferencia de modelos básicos grandes.

Los fabricantes de equipos en la cadena de suministro de semiconductores también están experimentando un aumento en el gasto de capital. Las empresas especializadas en unión de obleas, pulido CMP de la parte posterior y herramientas de alineación de superposiciones de extrema precisión, como ASML, Applied Materials y Tokyo Electron, pueden capturar una expansión sustancial de los ingresos a medida que las fundiciones de todo el mundo dupliquen las líneas de fabricación de energía de la parte posterior.

## Qué observar ahora

Durante los próximos cuatro trimestres, los analistas de semiconductores monitorearán la densidad de defectos piloto de TSMC y las curvas de aprendizaje de rendimiento. La fabricación de estructuras de obleas con metalización de doble cara introduce nuevos riesgos de tensión mecánica y desajuste de expansión térmica, lo que hace que la gestión de la deformación de las obleas sea un principal obstáculo de ingeniería durante el escalado piloto.

Los hitos competitivos de los competidores de fundición también serán el centro de atención. Los observadores de la industria harán un seguimiento de si Intel Foundry puede lograr un volumen de fabricación estable en su nodo 14A y con qué rapidez Samsung Foundry puede implementar su red de entrega de energía trasera (BSPDN) de la competencia en su proceso de 1,4 nm.

Finalmente, la comunidad tecnológica estará atenta a los anuncios sobre la integración avanzada de envases. A medida que los troqueles A16 se integran en paquetes CoWoS (Chip-on-Wafer-on-Substrate) de múltiples chips, la gestión térmica del silicio alimentado por la parte trasera junto con la memoria de alto ancho de banda apilada en 3D (HBM4) definirá los límites informáticos definitivos de la próxima era informática.

## Fuentes

- [Centro de prensa corporativo de TSMC](https://www.tsmc.com/english/news-events/press-releases/2026-09-21-a16-pilot-production)— Declaraciones ejecutivas que detallan los parámetros del proceso A16, la implementación de Super Power Rail y los hitos de la hoja de ruta de rendimiento.

- [Análisis de semiconductores AnandTech](https://www.anandtech.com/show/2026/09/tsmc-a16-backside-power-delivery-pilot)— Profundización técnica sobre vías a través de silicio, reducción de la congestión del enrutamiento de señales frontales y escalado de celdas lógicas.

- [EE Times Fabricación avanzada](https://www.eetimes.com/tsmc-advances-a16-angstrom-node-with-spr)— Revisión del ecosistema de Foundry que rastrea el posicionamiento competitivo frente a los cronogramas de fabricación de Intel 14A y Samsung de 1,4 nm.

Mentions: TSMC, CC Wei, Manzana

## Sources
- [Centro de prensa corporativo de TSMC](https://www.tsmc.com/english/news-events/press-releases/2026-09-21-a16-pilot-production)
- [Análisis de semiconductores AnandTech](https://www.anandtech.com/show/2026/09/tsmc-a16-backside-power-delivery-pilot)
- [EE Times Fabricación avanzada](https://www.eetimes.com/tsmc-advances-a16-angstrom-node-with-spr)