# TSMC duplica el objetivo de expansión de envases avanzados de CoWoS para 2028 en medio de la crisis de chips de IA

Source: TechNewsList (https://technewslist.com)
Canonical URL: https://technewslist.com/es/article/tsmc-doubles-cowos-packaging-expansion-2028-ai-chip-crunch-es
Section: Hardware (https://technewslist.com/es/hardware)
Author: TechNewsList
Language: es
Published: 2026-09-12T05:54:44.522+00:00
Updated: 2026-09-12T05:54:45.364037+00:00

> Taiwan Semiconductor Manufacturing Co. acelera el despliegue de capital para duplicar la capacidad mensual de envasado CoWoS a 140.000 obleas para 2028 para aliviar los graves cuellos de botella de los servidores de IA.

## TL;DR
- TSMC anunció planes para duplicar su capacidad mensual de envasado CoWoS a más de ciento cuarenta mil obleas para 2028.
- La expansión aborda la aguda escasez global de envases avanzados que limitan los aceleradores de IA de próxima generación.
- Los gigantes tecnológicos de hiperescala, incluidos Nvidia, AMD y Google, han reservado previamente el ochenta y cinco por ciento de la capacidad proyectada.
- TSMC está reconvirtiendo plantas de obleas planas más antiguas y construyendo gigafabs de embalaje dedicadas en todo Taiwán.

## Key points
- La producción mensual de envases aumentará de setenta mil obleas a más de ciento cuarenta mil obleas.
- Los gastos de capital en embalaje avanzado representarán más del doce por ciento del presupuesto corporativo total de TSMC.
- Las arquitecturas híbridas CoWoS-L y CoWoS-R permiten ocupar paquetes que superan cinco veces las dimensiones estándar de la retícula.
- Los socios subcontratados de ensamblaje y prueba están capturando la demanda excesiva de los diseñadores de semiconductores secundarios.
- Se prevé que los plazos de entrega del pedido acelerador se reducirán de cuarenta semanas a dieciséis semanas para 2028.

## Qué pasó

Taiwan Semiconductor Manufacturing Company aumentó drásticamente su hoja de ruta de envasado a largo plazo, confirmando planes para duplicar su capacidad de envasado avanzado de chip en oblea sobre sustrato para 2028. Según las divulgaciones de la cadena de suministro y las actualizaciones ejecutivas de la fundición publicadas el 11 de septiembre de 2026, la principal fundición de semiconductores del mundo tiene la intención de ampliar la producción mensual de obleas CoWoS a más de ciento cuarenta mil obleas por mes, frente a las aproximadamente setenta mil obleas proyectadas actualmente. operaciones de fin de año.

Para lograr este ambicioso objetivo de producción, TSMC está acelerando las asignaciones de capital hacia gigafabs de embalaje avanzado dedicadas en todo Taiwán y convirtiendo instalaciones de obleas planas más antiguas en plantas avanzadas de integración heterogénea 2,5D y 3D. La decisión de la fundición está bajo una intensa presión de los principales clientes de hiperescala, incluidos Nvidia, Advanced Micro Devices, Google y Amazon, cuyos aceleradores de inteligencia artificial de próxima generación siguen estando severamente limitados en su asignación por el rendimiento del embalaje en lugar de la capacidad de fabricación de silicio frontal en bruto.

![Muestra el esquema de microarquitectura de la interconexión del intercalador Chip-on-Wafer-on-Substrate de TSMC.](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1789190314780-uphey5-tsmc-doubles-cowos-packaging-expansion-2028-ai-chip-crunch-inside-1-c8d11baf3a.webp)
*Arquitectura técnica de Wccftech: sección transversal de microarquitectura del paquete de silicio avanzado Chip-on-Wafer-on-Substrate de TSMC.*

## Por qué importa

El cuello de botella de los envases avanzados se ha convertido en la mayor barrera física que limita la expansión global de la infraestructura de inteligencia artificial. Si bien los modernos escáneres de litografía ultravioleta extrema producen eficientemente troqueles de computación de última generación de tres y dos nanómetros, ensamblar esos chips de computación junto con pilas de memoria de gran ancho de banda requiere interconexiones de microgolpes ultraprecisas e intercaladores de silicio masivos. Cuando la capacidad de empaquetado avanzada va por detrás de la demanda, los aceleradores terminados no pueden enviarse, lo que paraliza los despliegues de centros de datos multimillonarios en todo el mundo.

La duplicación de la capacidad de TSMC en varios años representa un compromiso de capital sin precedentes que solidifica su dominio absoluto sobre la pila de hardware informático moderno. Al controlar tanto la fabricación de silicio monolítico de vanguardia como el principal ecosistema de embalaje avanzado de la industria, TSMC ha construido un foso comercial casi inexpugnable. Los competidores que intenten desafiar a la fundición no sólo deben replicar su densidad de transistores a nanoescala, sino también ofrecer interconexiones de empaque comparables de alto rendimiento capaces de unir docenas de matrices complejas en un solo sustrato.

## Detalles técnicos

Las complejidades técnicas del empaquetado CoWoS surgen de las tolerancias mecánicas extremas y los requisitos de disipación térmica de los aceleradores de IA modernos. En las arquitecturas CoWoS-S estándar, se unen múltiples matrices lógicas de computación y módulos de memoria de gran ancho de banda a un intercalador de silicio pasivo que contiene vías densas a través de silicio. El interposer actúa como un puente de enrutamiento de densidad ultra alta, lo que permite anchos de bus de interconexión que superan miles de líneas paralelas y anchos de banda de interconexión agregados que superan decenas de terabytes por segundo.

A medida que los procesadores de IA de próxima generación pasan a tamaños de retícula más grandes, TSMC está ampliando rápidamente las variantes CoWoS-L y CoWoS-R que utilizan sustratos orgánicos con puentes de silicio locales integrados. Estas arquitecturas híbridas se adaptan a tamaños de paquetes hasta cinco veces mayores que los límites de retícula estándar y, al mismo tiempo, mitigan la deformación mecánica y los defectos de microfisuras causados ​​por desajustes de expansión térmica durante las cargas de trabajo informáticas sostenidas del centro de datos. TSMC también es pionero en la investigación de sustratos con núcleo de vidrio para superar los límites de atenuación de la señal eléctrica a medida que las especificaciones de memoria de alto ancho de banda evolucionan hacia los estándares HBM4.

![Ilustra empaquetamientos de silicio de alta densidad y módulos de memoria VRAM montados en sustratos de PCB avanzados.](https://rkhynbcsbnkkcwgexzwg.supabase.co/storage/v1/object/public/media/api/1789190316793-9dsbbe-tsmc-doubles-cowos-packaging-expansion-2028-ai-chip-crunch-inside-2-5957987c46.webp)
*Tom's Hardware / Future CDN: montaje de sustrato de silicio denso e integración de empaquetado de módulos VRAM en hardware de alto rendimiento.*

## Impacto en el mercado / la industria

La hoja de ruta de expansión de TSMC remodelará la economía de la cadena de suministro en toda la industria de semiconductores hasta el final de la década. Los principales proveedores de servicios en la nube ya han reservado con antelación más del ochenta y cinco por ciento de la producción de embalaje avanzado proyectada por la fundición hasta finales de 2027, asegurando contratos de adquisición de varios años para garantizar la entrega constante de bastidores de servidores de IA. Esta reserva anticipada sin precedentes ha obligado a los diseñadores de chips de segundo nivel secundario a buscar capacidad de empaque alternativa de proveedores subcontratados de pruebas y ensamblaje de semiconductores como ASE Technology, Amkor e Intel Foundry Services.

La grave escasez de envases también ha desencadenado anomalías inusuales en el mercado descendente, incluidas modificaciones del mercado gris de posventa en las que los desarrolladores empresariales amplían las capacidades de memoria en tarjetas gráficas de consumo para satisfacer los urgentes requisitos locales de desarrollo de modelos de IA. A medida que los nuevos gigafabs de embalaje de TSMC entren en funcionamiento entre 2026 y 2028, los analistas de la industria proyectan que los tiempos de entrega del acelerador se normalizarán de cuarenta semanas a tiempos de entrega comerciales estándar de doce a dieciséis semanas.

## Qué observar ahora

Los analistas de semiconductores y los directores de adquisiciones de centros de datos deberían monitorear de cerca los hitos de la construcción en las nuevas plantas de empaque avanzado de TSMC en Chiayi y Tainan durante los próximos cuatro trimestres. Los cronogramas de entrega de equipos de proveedores especializados en fabricación de semiconductores, en particular los fabricantes de herramientas de unión al vacío y pruebas a nivel de oblea, servirán como indicadores principales de la velocidad de rampa de envasado.

Además, la industria estará atenta a los cronogramas formales de grabación de los chips comerciales iniciales que aprovechan los nodos de puerta integral de dos nanómetros de TSMC combinados con el empaquetado avanzado CoWoS-L. La integración exitosa de redes de suministro de energía traseras con pilas de memoria multicapa de alto ancho de banda definirá los puntos de referencia de rendimiento para la computación de inteligencia artificial empresarial hasta 2030.

## Fuentes

- [Wccftech Semiconductor Desk](https://wccftech.com/report-tsmc-to-double-cowos-capacity-by-2028-as-ai-chip-shortage-spills-over-to-rivals/) — Informe de la industria que revela la agresiva hoja de ruta de capacidad de TSMC para duplicar la producción mensual de obleas CoWoS a más de 140.000 obleas para 2028.
- [Revisión de silicio de hardware de Tom](https://www.tomshardware.com/pc-components/gpus/china-modified-nvidia-rtx-5090-with-massive-96gb-of-memory-appears-on-alibaba-for-less-than-usd4-000-3x-more-vram-at-65-percent-the-cost-of-the-original) — Análisis lo que demuestra la desesperación del mercado downstream por envases de alta densidad y grandes capacidades de memoria impulsadas por la escasez de fundiciones.
- [Laboratorio de hardware de Wccftech] (https://wccftech.com/aoostar-teases-nex495s-mini-pc/): examina la integración de módulos multichip y los desarrollos de interconexión de sustratos que impulsan las arquitecturas informáticas de alta densidad.

Mentions: TSMC, Nvidia, Fábricas de embalaje avanzadas

## Sources
- [Escritorio de semiconductores Wccftech](https://wccftech.com/report-tsmc-to-double-cowos-capacity-by-2028-as-ai-chip-shortage-spills-over-to-rivals/)
- [Revisión de silicio de hardware de Tom](https://www.tomshardware.com/pc-components/gpus/china-modified-nvidia-rtx-5090-with-massive-96gb-of-memory-appears-on-alibaba-for-less-than-usd4-000-3x-more-vram-at-65-percent-the-cost-of-the-original)
- [Laboratorio de hardware Wccftech](https://wccftech.com/aoostar-teases-nex495s-mini-pc/)